Cavidades PhC de silício policristalino para CMOS em

Scientific Reports volume 12, Número do artigo: 17097 (2022) Citar este artigo

1287 acessos

15 Altmétrica

Detalhes das métricas

Neste trabalho, apresentamos uma solução de integração fotônica on-chip 2D e 3D compatível com integração Front End of Line (FEOL) usando silício policristalino depositado (poly:Si) para aplicações de interconexões ópticas. A integração de silício depositado em um wafer de silício a granel é discutida aqui em todas as suas etapas de processamento e configurações. Além disso, resultados de ressonadores de cristal fotônico de alto Q (PhC) depositados de silício são mostrados, demonstrando a possibilidade de empregar ressonadores ópticos padronizados neste material na próxima geração de interconexões ópticas integradas 2D e 3D.

A necessidade de fotônica no nível da CPU está se intensificando muito nos anos atuais. A recente diminuição no tamanho dos transistores (até o equivalente de nó de 2 nm − 333,33 MTr/mm21,2 e nó previsto de 1 nm em 20293), traduzida em densidades aumentadas de transistores, levou a um rápido crescimento do número de transistores flutuantes. operações pontuais (FLOP) que os processadores podem executar, de 1 TFLOP em 2007 para 7,2 TFLOPs em 2015 e para 96,8 TFLOPs previstos em 2022. Além disso, para manter a proporção ideal de arquitetura do processador de 1 byte/FLOP, o chip I/O a largura de banda precisa de um escalonamento contínuo em várias centenas de Tb/s1. No entanto, a área do chip é limitada ao seu tamanho atual devido ao rendimento e custo de fabricação, o que se manifesta em um aumento muito lento no número de pinos de sinal, limitando bastante as capacidades de empacotamento do chip. Segue-se que as demandas atuais de largura de banda só podem ser enfrentadas aumentando o clock off-chip acima de 65 GHz até 20294. Ao mesmo tempo, a dissipação de calor on-chip limita o consumo máximo de energia do chip a 300 W2, com a necessidade de também reduzir o orçamento de energia para off -chip comunicação de milhares a dezenas de fJ/bit. Como consequência desses requisitos de largura de banda e energia, as interconexões ópticas precisam ser implementadas no chip eletrônico no lugar dos links elétricos existentes. Uma abordagem de empacotamento óptica-eletrônica tradicional envolve a ligação de chip de links ópticos na eletrônica, que é, no entanto, ainda limitada em largura de banda pelo tom das E/Ss de sinal flip-chip. Essa abordagem manifesta eletricidade parasita afetando o desempenho dos componentes ópticos e eletrônicos, além de impor um gargalo de densidade de largura de banda. Outra abordagem de integração promissora consiste na integração front-end monolítica de circuitos fotônicos de silício, que envolve a realização dos componentes ópticos e eletrônicos na mesma camada SOI de silício cristalino, em um único chip5, oferecendo uma integração muito compacta de fotônica e eletrônica , maximizando a densidade da largura de banda e diminuindo os efeitos parasitas. No entanto, além do custo SOI mais alto em comparação com os wafers de Si a granel, essa abordagem prejudica severamente o desempenho da eletrônica, pois, em comprimentos de onda de telecomunicações, o confinamento óptico de baixa perda nos guias de onda fotônicos requer pelo menos um óxido enterrado de 1 µm de espessura, enquanto os transistores SOI precisam de muito óxido enterrado fino (100 nm ou inferior) para dissipação térmica e efeitos eletrostáticos. O óxido enterrado espesso significa que os comprimentos da porta do transistor devem ser maiores que 100 nm e a densidade do transistor diminui6,7, limitando consideravelmente o desempenho e a escalabilidade dos processadores. Alguns esforços também foram direcionados para a integração frontal de guias de onda em substratos bulk-Si8,9,10 e thin-SOI11,12, mas essas técnicas sempre compreendem as etapas de fabricação envolvendo a modificação da camada eletrônica de silício. Outra abordagem de integração, conhecida como integração back-end monolítica13, envolve a realização dos componentes fotônicos em planos diferentes em relação à camada eletrônica, oferecendo altas densidades de largura de banda semelhantes aos processos front-end, mas com a possibilidade de manter a fabricação otimizada da camada de transistor inalterada, ao contrário dos requisitos de integração de front-end. A camada fotônica normalmente envolve silício depositado em várias fases e formas, pois o silício cristalino padrão não pode ser depositado com a tecnologia CMOS padrão, mas apenas formado por crescimento epitaxial14 se uma semente cristalina já estiver presente ou transferida de um doador c:Si wafer para outro bolacha alvo através de implantação de íons e ligação de bolacha15,16, como no caso de SOI. Materiais de silício depositados para fotônica podem assumir a forma de nitreto de silício (SiN), silício amorfo (a:Si) e, mais recentemente, silício policristalino (poli:Si). Apesar da otimização das propriedades ópticas desses materiais depositados, as plataformas SiN e a:Si exibem intrinsecamente propriedades elétricas ruins (baixa mobilidade efetiva dos portadores) devido à sua estrutura atômica amorfa, ao contrário do que normalmente é necessário para modulação eletro-óptica, comutação e fotodetecção. Por outro lado, o poli:Si depositado, ainda compatível com integração front-end, é caracterizado por propriedades elétricas semelhantes ao silício monocristalino, abrindo a possibilidade de empregar esse material em componentes optoeletrônicos totalmente integráveis ​​e muito eficientes. No entanto, o poli:Si depositado normalmente exibe alta rugosidade superficial e numerosos contornos de grão que afetam muito o desempenho óptico dos componentes fotônicos, principalmente devido aos mecanismos de espalhamento. Além disso, quase todas as camadas de poli:Si relatadas exigiram deposição em alta temperatura, recozimento e pós-tratamento (normalmente T ≥ 900 °C), conforme mostrado em 17,18,19,20,21,22. Essa faixa de temperatura não é compatível com o processamento de fabricação de back-end23, levando à difusão de dopagem eletrônica e, portanto, não pode ser usada para integração vertical. Neste trabalho, otimizamos a plataforma poli:Si depositada através de processos de recozimento a laser e planarização químico-mecânica para o desenvolvimento de ressonadores PhC de alta qualidade para serem empregados interconexões ópticas integradas on-chip compatíveis com FEOL (além de permanecer totalmente compatível com a integração BEOL24). Neste trabalho, também criamos poli:Si liso em ilhas espessas de SiO2 aninhadas em uma bolacha de Si a granel. As regiões poly:Si criadas no wafer são adequadas para fotônica sem comprometer a adequação do restante do wafer para transistores de alto desempenho. O aprimoramento da interação luz-matéria fornecida pelos cristais fotônicos permite a criação de fotônica de alto desempenho que consome apenas uma pequena fração da área do wafer.